投入更少，获得更多ECP5致力于为ASIC和ASSP提供互连，相比竞争对手的FPGA产品成本低40%，使用更好的布线架构、双通道SERDES和增强的DSP模块减少了高达4倍的乘法器使用。小尺寸封装，两倍功能密度ECP5采用10x10 mm、0.5mm引脚间距的封装，拥有高达85K LUT，带有SERDES。适当地精简封装引脚，便于采用目前低成本的PCB布线技术。功耗降低30%使用单通道SERDES时静态和动态功耗低于0.25W，使用四通道SERDES时功耗低于0.5W。

 

特性

270 Mbps至3.2 Gbps，用于通用8b10b、10位SERDES和8位SERDES模式

器件拥有双通道模块，可提供最多4通道

增强的DSP块为对称滤波器提供2倍的资源节约

典型静态功耗低于80mW，以及低动态功耗，内核电压为1.1V

可编程IO支持LVCMOS 33/25/18/15/12、XGMII、LVTTL、LVDS、Bus-LVDS、7:1 LVDS、LVPECL和MIPI D-PHY输入接口